“是晶体管的栅氧化层。”她说。
三个人对视一眼。
又是集中在同一个区域。
李敏华又煮了几块击穿的芯片。
结果都一样,熔坑都在栅氧化层上,位置略有差异,但都在晶体管区域。
“不是测试问题。”他说,“如果是静电打坏的,熔坑应该随机分布,不会都集中在栅氧化层。”
钱兰点点头:“也不是工艺问题?如果是工艺问题,那应该是随机缺陷,不会每一块都打在栅氧化层上。”
吕辰想了想:“那就是设计问题。那个区域的晶体管,尺寸太小了。”
他指着版图上的某个位置:“你看,这里的晶体管,栅长和栅宽都是设计规则允许的最小值。如果工艺有波动,实际做出来的晶体管比设计的还小,电场强度就会增大,过材料的击穿阈值。”
小主,这个章节后面还有哦,请点击下一页继续阅读,后面更精彩!
诸葛彪点点头:“有道理。栅氧化层就那么薄,电压一高,就打穿了。”
“得改版图。”钱兰在笔记本上记下来,“加大晶体管的尺寸,留出足够的余量。”
吕辰看着那几块煮开的芯片,心里有些沉重。
击穿,意味着材料被破坏,意味着那几万伏的电压,在晶圆上留下了永远无法愈合的伤口。
但至少,找到了原因。
谢过文教授,拒绝了顾赟的吃饭邀请,三人一路风风火火的又回到红星轧钢厂。
到食堂找到何雨柱,下了三碗热汤面,匆匆吃完,又来到验证室。
下一个,延迟。
三个人来到验证台前。
那五块能用的芯片,还插在插座上。
诸葛彪接上示波器,把探头点到某个输出脚上。
屏幕上,波形稳定地跳动着。
频率,比设计值低了百分之十五。
“延迟。”他说,“所有五块都有这个问题。”
钱兰看着屏幕上的波形:“不是个别芯片的问题,是普遍现象。”
“那就不是工艺波动。”吕辰说,“如果是工艺波动,应该有的快有的慢。现在五块都慢,说明是设计问题。”
诸葛彪想了想:“测一下关键路径的延迟。”
他从实验台下面拿出一堆元件,开始搭一个最简单的环形振荡器。
把芯片上的奇数个反相器尾相连,输出直接反馈到输入,就会自己振荡起来。
振荡频率,直接反映晶体管的开关度。
十几分钟后,环形振荡器搭好了。
诸葛彪接通电源,示波器上立刻出现了一串波形。
频率,比设计值低了百分之二十。
“这么低?”钱兰皱起眉头,“晶体管的开关度,比预期慢了这么多?”
吕辰盯着屏幕上的波形,脑子里飞快地转着。
“不是阈值电压漂移。”他说,“如果是阈值电压漂移,波形应该不稳定。但现在波形很稳定,只是慢。”
诸葛彪点点头:“那就是物理参数有问题。要么是氧化层太厚,导致栅电容过大;要么是掺杂浓度不对,导致载流子迁移率太低。”
钱兰拿起万用表,开始测时钟电路。
测了几分钟,她抬起头:“时钟电路没问题。晶振给的频率是对的,分频器出来的频率也是对的。”
“那就是逻辑门本身的延迟。”吕辰说,“某个关键路径上,门的级数太多,或者某个门的驱动能力不够。”
诸葛彪拿起笔,在纸上画了一个简图。